bus d'adresse

bonjour
jai un petite question :
quel est le nombre de mots adressable et la adresse haute d'une memoire possede 32 bits.puis quel est le nombre de double mots adressable ou cas ou bus d'adresse=32 bits

comment on peut schematiser le couplage d'un boitier memoire et processeur au cas on ces informations: M boitier de 1Mo et adresse par un microprocesseur P BD=8 bits,BA=20bits
aussi comment peut on claculez l'organisation de M

on suppose ces donnees mov AX,5 mov CX,7 mov BL 10 mov EAX,100 au debut le pointeur de pile=0800H quel est sa taille puis parmi ces accumulateur le quel peut empile ????

J'aime bien lire les questions, elles sont formulées dans un français si approximatif que je n'arrive même pas à croire que quelqu'un puisse y répondre. Est-ce qu'il y a deux questions ? ont-elles un rapport ? ou l'histoire de la pile est une réponse ?
Je vous conseille de relire la documentation ...
En ce qui concerne le 2-ieme message, je suppose que le processeur est un X86. Dans ce cas il dispose d'un pointeur de pile baptisé SP ou ESP, qui utilise de façon implicite le segement SS. Il permet essentiellement d'empiler et dépiler par les instructions PUSH et POP, bien qu'il soit possible de s'en servir directment comme par exemple mov EAX,[ESP+4] ect ...
Quand au premier message, il n'y a pas nécessairement de rapport entre l'espace physique dont dispose un processeur et son espace d'adressage ...
Un boitier mémoire de 1Mo a 20 lignes d'adresses A0...A19 et un CS ChipSelect, tous les boitiers ont en commun le bus d'adresse du processeur mais avec les adresses de A20 à A32 il faudra construire pour chaque boitier un unique CS qui le validera lui et lui seul, il faut donc un demultiplexeur à 32-20=12 bits d'entrée.
Ai-je répondu à vos questions ?